**عنوان انگلیسی:** **Empirical Evaluation and Analytical Modeling of Computational Energy Efficiency in the E4 Processing Architecture** **عنوان فارسی:** **ارزیابی تجربی و مدلسازی تحلیلی بهرهوری انرژی محاسباتی در معماری پردازشی E4**

ABSTRACT This study presents an empirical and analytical evaluation of the E4 processing architecture within the Computational Processor Ontology (CPO), compared with a conventional eager-retention baseline. The experiments were conducted on real mobile hardware in the Termux environment under multiple input conditions, including random noise, bursty chaos, near-threshold inputs, and scaling scenarios. The scientific benchmark results show that E4 reduced CPU execution time by approximately 42.8% to 64.6% compared with the baseline, corresponding to a baseline-to-E4 speedup of 1.75x to 2.83x. The recorded correctness flag was equal to 1 in all raw records, while the F1-score values were identical across the two processor configurations, with no reported mismatches. A separate E4-versus-conventional benchmark reported a software-defined computational-energy metric of 12.0 to 16.9 mJ for E4, compared with 405.55 to 426.43 mJ for the conventional implementation, representing an approximately 25x to 34x reduction under the tested conditions. The corresponding reported latency was approximately 8x to 10x lower for E4. Audit-mode verification further supports the interpretation that the main source of the efficiency improvement is the elimination of unnecessary computational cycles rather than memory release alone. However, because direct electrical measurements of the processor power rail or battery were not performed, the reported energy values should be interpreted as benchmark-level computational-energy metrics and analytical estimates, not as direct measurements of total physical chip energy. Overall, the findings support the hypothesis that selective processing and the Witness State principle can improve computational efficiency while preserving the recorded output correctness. The results may be relevant to energy-aware artificial intelligence, edge computing, mobile processing, and green computing. Keywords: Computational Processor Ontology; CPO; E4 Architecture; Witness State; CPU Time; Computational Energy; Energy Modeling; Green Computing; Edge Computing. چکیده در این پژوهش، کارایی عملیاتی و رفتار پردازشی معماری «هستی‌شناسی محاسباتی پردازشگرها» (CPO) در مرتبه تعادلی E4 (حالت شاهد / Witness State) در مقایسه با الگوهای پردازش سنتی و ذخیره‌سازی حریصانه (Eager Retention Baseline) مورد ارزیابی تجربی و تحلیلی قرار گرفته است. آزمون‌ها بر روی بستر سخت‌افزاری واقعی در محیط ترموکس و تحت سناریوهای گوناگون ورودی شامل نویز تصادفی، آشوب ناگهانی (Bursty Chaos)، داده‌های مرزی و شرایط مقیاس‌پذیری به اجرا درآمدند. داده‌های حاصل از بنچمارک علمی نشان می‌دهند که الگوریتم E4 زمان پردازش CPU را به میزان ۴۲.۸ تا ۶۴.۶ درصد نسبت به حالت پایه کاهش می‌دهد (شتاب زمانی ۱.۷۵ تا ۲.۸۳ برابر). در عین حال، پرچم صحت خروجی در تمام رکوردها برابر با ۱ و شاخص دقت طبقه‌بندی (F1-Score) در هر دو پردازنده کاملاً یکسان و بدون افت باقی مانده است. همچنین در یک بنچمارک مجزای مقایسه‌ای، شاخص انرژی محاسباتی نرم‌افزاری در الگوریتم E4 بین ۱۲.۰ تا ۱۶.۹ میلی‌ژول گزارش شد که حدود ۲۵ تا ۳۴ برابر کمتر از پیاده‌سازی متداول (۴۰۵.۵۵ تا ۴۲۶.۴۳ میلی‌ژول) است. ارزیابی حالت حسابرسی (Audit Mode) نیز اثبات کرد که منشأ اصلی این برتری، حذف چرخه‌های محاسباتی غیرضروری است و نه صرفاً رهاسازی حافظه. این یافته‌ها نشان می‌دهند که اتخاذ رویکرد پردازش گزینشی و حضور در حالت شاهد، می‌تواند کارایی محاسباتی و بهره‌وری انرژی را در سامانه‌های هوشمند لبه و رایانش سبز به شکل چشمگیری ارتقا دهد. واژگان کلیدی: هستی‌شناسی محاسباتی پردازشگرها، CPO، معماری E4، حالت شاهد، زمان پردازنده، انرژی محاسباتی، رایانش سبز، پردازش لبه.