Analysis of Performance and Resource Utilization for FPGA-Based QR Decomposition Architectures

본 논문은 MIMO 통신 및 레이더 신호 처리 등 고속 연산 시스템의 핵심 요소인 QR 분해를 실시간으로 처리하기 위한 FPGA 기반 아키텍처를 제안하고, 주요 알고리즘별 성능 및 리소스 효율성을 비교 분석한다. 본 연구에서는 QR 분해를 수행하는 대표적인 방식인 CGS(Classical Gram-Schmidt), MGS(Modified Gram-Schmidt), HT(Householder Transformation), 그리고 CORDIC 기반의 GR(Givens Rotation) 등 총 4종의 알고리즘을 하드웨어로 구현하였다. 각 아키텍처는 알고리즘의 표준적인 연산 구조를 바탕으로 설계되었으며, Kintex UltraScale FPGA 디바이스를 타겟으로 구현 및 검증을 수행하였다. 실험을 통해 각 알고리즘이 점유하는 하드웨어 자원과 연산 처리에 소요되는 Latency를 측정하였다. 또한, 실제 연산 결과의 직교성 오차 분석을 통해 하드웨어 구현 시 발생하는 수치적 안정성을 평가하였다. 실험 결과, Householder 기반 아키텍처는 우수한 수치적 정밀도와 높은 처리 성능을 보였으며, CORDIC 기반 아키텍처는 상대적으로 적은 하드웨어 자원을 사용하여 효율적인 구현이 가능함을 확인하였다. 본 논문에서 수행한 비교 분석 결과는 향후 시스템의 요구 사양 및 제약 조건에 따라 최적의 QR 분해 알고리즘을 선택하고 설계하기 위한 기초 자료로 활용될 수 있다.