Materials and process development for RFSOI substrates

Les communications sans fil ont évolué des systèmes 1G jusqu’aux réseaux 5G actuels (2025), permettant des débits ultra-rapides, une faible latence et une connectivité massive. Ces avancées reposent sur l’utilisation de fréquences plus élevées et de technologies RF avancées. Les plateformes Silicon-On-Insulator (SOI), en particulier le FD-SOI, ont joué un rôle clé grâce à leurs performances en fréquence. Toutefois, les modules RF front-end (FEM), nécessaires pour gérer plusieurs bandes, imposent des exigences strictes en termes de linéarité, d’isolation et de pertes, fortement influencées par les propriétés du substrat.Le SOI conventionnel, à résistivité standard, a longtemps répondu aux besoins RF, mais la couche d’oxyde enterrée (BOX) devient transparente aux signaux RF, permettant au substrat d’interagir avec les dispositifs. Les porteurs libres sont alors modulés, ce qui dégrade les performances. Pour y remédier, du silicium haute résistivité avec couches « trap-rich » est apparu dans les années 2000 et est aujourd’hui largement utilisé dans les FEM. Cependant, ces couches ne sont pas compatibles avec les technologies CMOS avancées en FD-SOI, poussant l’industrie à rechercher de nouvelles solutions depuis les années 2010. Aucune n’a encore été adoptée de manière universelle, en raison de leur coût ou de la complexité de leur intégration. Ainsi, le développement de couches de passivation localisées et compatibles CMOS reste un défi ouvert.Cette thèse explore de nouvelles approches, les compare aux stratégies existantes, et propose des solutions évolutives et compatibles FD-SOI pour les systèmes RF de nouvelle génération. Nous avons combiné analyse théorique, caractérisation expérimentale et méthodes de fabrication innovantes pour établir un cadre d’ingénierie des substrats RF. Après avoir décrit les limitations des substrats RFeSI actuels, nous avons étudié la conduction de surface parasite (PSC) et montré que l’introduction de pièges au niveau du milieu de la bande permet de la réduire.Pour analyser ces pièges, différentes structures de test et mesures RF ont été mises en œuvre afin d’extraire des paramètres clés comme la résistivité effective et les niveaux de distorsion harmonique. Les propriétés électriques des substrats ont été corrélées aux propriétés morphologiques via TEM, SIMS, AFM et photoluminescence, fournissant des informations précieuses pour de nouvelles stratégies de passivation.Nous avons ensuite étudié des couches locales de silicium polycristallin riches en pièges, obtenues par amorphisation induite par ions suivie d’un recuit laser nanoseconde. Ces couches, fabriquées localement, se sont révélées compatibles avec le FD-SOI et ont montré d’excellents résultats RF.Une méthode alternative a également été développée : l’introduction contrôlée de défauts cristallins sous la BOX par implantation ionique (He+, Si+) suivie de recuit. Ces couches ont atteint, voire dépassé, les performances des substrats commerciaux, notamment à haute fréquence. Les études morphologiques ont montré que les défauts de type 311 constituent des pièges particulièrement efficaces pour supprimer la PSC. Des défis tels que la contamination au bore subsistent, mais des voies d’intégration compatibles avec le FD-SOI ont été proposées, soutenant une adoption réaliste dans les procédés industriels.En résumé, ce travail démontre la faisabilité de la passivation localisée comme alternative aux solutions « trap-rich » à l’échelle du wafer. Les approches basées sur le Poly-Si et sur l’ingénierie de défauts offrent un fort potentiel pour dépasser les limitations actuelles tout en restant compatibles CMOS. Au-delà de leur intérêt scientifique, ces méthodes ouvrent la voie à des RF-FEM efficaces, évolutifs et intégrés pour la 5G et les futurs systèmes de communication.