Design and implementation of an IP for advanced process monitoring and on-chip characterization of analog components
Les « process monitoring blocks » (PMB) sont des circuits destinés à déterminer la variation de procédé créé par les petites erreurs commises pendant la phase de fabrication, qui sont inévitables en raison de la complexité des différentes étapes. Ce travail présente la conception d’un PMB intégré qui est non seulement capable de déterminer cette variation de procédé, mais également capable de caractériser plusieurs paramètres de différents composants analogiques (transistors, capacités, résistances...). Étant sur la puce, l'objectif est de pouvoir caractériser ces dispositifs analogiques pendant toute la durée de vie du circuit, et pas seulement sur le wafer. La présentation du travail a été divisée en quatre chapitres. La première étape consistait à apprendre les méthodes et techniques existantes pour caractériser les composants analogiques afin d'avoir un point de départ. Cela inclut la recherche de l'état de l'art utilisé dans les publications et au sein de STMicroelectronics. Le deuxième chapitre présente l’étude des composants analogiques eux-mêmes pour comprendre quels paramètres peuvent être extraits. Cela est particulièrement vrai pour les transistors MOS qui sont des dispositifs très complexes avec beaucoup de paramètres qui définissent leurs performances. Le troisième chapitre présente la partie principale de la conception qui portait sur les structures autour de chaque dispositif mesuré afin de garantir une bonne précision dans la mesure. Les structures sont principalement composées d'interrupteurs, qui ont également été étudiés, afin d'accéder et de contrôler le courant et la tension sur les dispositifs mesurés. De nombreuses simulations différentes ont été menées pour valider ces structures. Enfin, dans le quatrième chapitre, les dernières vérifications et le layout sont détaillés pour finaliser véritablement l'IP et l'envoyer à la fabrication. Les premiers tests de l'IP ont pu être réalisés juste à temps à la fin de la thèse et sont présentés
Authors
- Jérémy Bonnet
Publication Details
- Journal
- theses.fr (ABES)
- Published
- 2024-10-24
- Primary Topic
- VLSI and Analog Circuit Testing
- Type
- article
- Field-Weighted Citation Impact
- 0.00