FPGA-Based Implementation of Histogram Equalization and Sobel Operation for High-Speed Image Processing

본 논문에서는 자율 주행 및 영상 기반 감시 분야에서 사용되는 이미지 센서로부터 획득한 연속적인 고해상도 영상 프레임에 대해 히스토그램 평활화와 소벨(Sobel) 연산을 고속으로 처리하기 위한 FPGA 기반 구현 방법을 제안한다. 한 단계 이전 프레임의 히스토그램을 이용하여 현재 프레임에 대한 히스토그램 평활화를 수행하는 방법으로, 제안하는 구조는 높은 해상도와 높은 프레임 레이트를 동시에 요구하는 환경에서 효율적으로 동작하도록 설계되었으며, 파이프라인 최적화를 통해 처리 지연을 최소화하였다. 또한, 기존 유사 연구와의 성능 비교를 통해 제안하는 방법의 우수성을 검증하였으며, AMD사의 Vitis 비전 라이브러리를 활용한 구현 결과와도 비교 분석하였다. 실험 결과, 제안하는 FPGA 기반 구조는 동일한 조건에서 기존 방법 대비 더 높은 처리 속도와 낮은 자원 사용률을 달성하였으며, 고속 영상 처리 응용에 적합함을 확인하였다.