Une nouvelle approche Power System-On-Chip basée exclusivement sur une stratégie de conception de HEMT à mode d'enrichissement (E-mode) implémenté en technologie p-GaN

Cette thèse explore le développement de circuits intégrés compacts et efficaces basés sur la technologie p-GaN, en répondant aux principales limitations de l'intégration monolithique en GaN. Bien que le nitrure de gallium (GaN) offre des performances supérieures par rapport au silicium (Si) et au carbure de silicium (SiC) dans les applications à haute fréquence et forte puissance, l'absence de dispositifs de type P dans les plateformes p-GaN constitue un défi de conception majeur. Ce travail propose des stratégies de conception innovantes, adaptées aux contraintes de la technologie p-GaN, permettant l'intégration complète de blocs de circuits analogiques et numériques sur une seule puce. Une méthodologie basée sur la simulation est utilisée, en s'appuyant sur le kit de conception technologique (PDK) p-GaN SOI 650 V fourni par imec, ainsi que sur l'environnement Cadence Virtuoso, pour concevoir et valider plusieurs blocs fonctionnels. Trois topologies d'inverseurs sont évaluées : la logique résistance-transistor (RTL), la charge à diode (DCL) et la logique pseudo-complémentaire (PSCL). Cette dernière montre le meilleur compromis entre efficacité énergétique et consommation de puissance. Par ailleurs, cinq architectures de comparateurs sont introduites afin de gérer les compromis de performance en matière de vitesse, linéarité et consommation. L'étude fait progresser l'intégration en concevant un circuit de commande de grille de niveau 1, basé sur une topologie à trois étages et intégrant un interrupteur de puissance p-GaN 650 V / 10 A, assurant une efficacité élevée et une commutation rapide. En complément, un circuit intégré de protection contre les surintensités (OCP) de niveau 3 est proposé, intégrant driver de grille, dispositif de puissance, capteur, comparateur et logique de commande dans une puce de 3 mm².Les simulations post-layout montrent un temps de réponse de 34 ns, soit 6 % plus rapide que les conceptions précédentes, tout en supportant une fréquence de commutation de 1 MHz et des puissances allant jusqu'à 4 kW. Ces résultats démontrent la viabilité de l'intégration monolithique avancée en p-GaN et ouvrent la voie à des circuits intégrés de puissance GaN évolutifs et à hautes performances, grâce à des techniques de conception et des topologies de circuits adaptées. Le circuit OCP en p-GaN proposé a déjà été fabriqué avec le soutien du programme européen ASCENT+. Sa caractérisation physique à venir fournira des informations précieuses pour améliorer les méthodologies de conception dans les futures itérations.