Firmware and emulator development of cut-based filter algorithms for the CMS Level-1 Global Trigger at the High-Luminosity LHC

Der Large Hadron Collider (LHC) hat bereits bedeutende Meilensteine erreicht, insbesondere die Entdeckung des Higgs-Bosons. Mit dem bevorstehenden Upgrade zum High-Luminosity LHC wird seine Reise fortgesetzt, wobei die Luminosität und damit die statistische Reichweite erheblich gesteigert wird. Dieses Upgrade stellt die Detektorsysteme vor große Herausforderungen, speziell den Level-1-Trigger des CMS-Experiments, der neu gestaltet werden muss, um die erhöhte Datenrate zu bewältigen. Der FPGA-basierte Level-1-Trigger ist dafür verantwortlich, Ereignisse zu filtern und so die Bunch-Crossing-Rate von 40 MHz auf eine für das CMS-Datenerfassungssystem handhabbare Rate von 750 kHz zu reduzieren. Das letzte Glied in dieser neuen Level-1-Trigger-Kette, das letztlich entscheidet, ob ein Ereignis vollständig ausgelesen wird, ist der Global Trigger. Seine Entscheidungsfindung basiert auf der Anwendung komplexer Bedingungen auf eine Vielzahl rekonstruierter Triggerobjekte, wobei erstmals Daten sowohl vom Silizium-Tracker als auch vom neuen High-Granularity-Kalorimeter genutzt werden. Diese Arbeit stellt ein zentrales Element des neuen Level-1 Global Triggers vor: die Implementierung schnittbasierter (cut-based) Algorithmen sowohl in der FPGA-Firmware als auch in der zugehörigen Emulationssoftware. Obwohl maschinelle Lernverfahren wie neuronale Netze zunehmend an Bedeutung bei der Ereignisfilterung gewinnen, bleiben schnittbasierte Algorithmen das robuste Rückgrat des Global Triggers. Die vorgestellte Implementierung dieser Algorithmen ist in der Lage, sowohl Bedingungen auf einzelne rekonstruierte Objekte als auch auf topologische Korrelationen – wie invariante Masse und Winkelabstand – anzuwenden, und das unter Einhaltung des strengen Latenzbudgets von 1 μs. Sie ermöglicht die zuverlässig Verarbeitung mit der Bunch-Crossing-Rate von 40 MHz bei kompaktem Ressourcenbedarf, der aktuell die Implementierung von bis zu 1.000 Algorithmen auf nur drei VU13P-FPGAs erlaubt. Dabei bleibt die volle Flexibilität erhalten, beliebige Kombinationen von Triggerobjekten zu beschränken und zu korrelieren. Sowohl die Software- als auch die Firmware-Komponenten wurden umfassend validiert und zeigen eine hervorragende Übereinstimmung miteinander sowie mit den aus dem aktuellen LHC-Betrieb (Run 3) extrapolierten Erwartungen. Unvermeidbare Rechenfehler durch die FPGA-Hardware wurden untersucht und als im Vergleich zur intrinsischen Auflösung des CMS-Detektors vernachlässigbar eingestuft. Über die technische Umsetzung hinaus behandelt diese Arbeit auch die operationelle Herausforderung, während des HL-LHC-Betriebs bis zu 1.000 schnittbasierte Algorithmen zu verwalten. Dazu wurde ein automatisiertes Verfahren vorgeschlagen, das diese Algorithmen gezielt auf spezifische physikalische Signaturen optimiert. Das Verfahren minimiert eine Ziel-Funktion, die die beiden konkurrierenden Ziele, Maximierung der Triggereffizienz und Minimierung der Triggerrate, gemäß einer gewählten Priorisierung vereint. Die Wirksamkeit des Ansatzes wird anhand von Fallstudien demonstriert, die den Zerfall eines B-Mesons in zwei Myonen, den Zerfall eines Higgs-Bosons in zwei Tau-Leptonen sowie den Zerfall eines Tau-Leptons in drei Myonen adressieren.