Experimental Study on Power Ramp-up Time Effects in SRAM PUF Implementations

이 연구는 SRAM 기반 물리적 복제 불가능 회로(Physically Unclonable Function, PUF)의 출력 특성이 공급 전압 Ramp-up 시간에 따라 어떻게 변화하는지를 정량적으로 분석하였다. 세 종류의 산업용 SRAM 칩을 대상으로, –20°C, +20°C, +80°C의 온도 조건과 1 ns 및 1 s의 Ramp-up 시간 조건에서 실험을 수행하였다. 실측 결과, 설정값 1 ns 대비 실제 Ramp-up 시간은 모델별로 100 μs에서 600 μs 수준으로 측정되었으며, 이는 내부 회로 특성에 기인한다. 해밍 웨이트는 모든 조건에서 0.45~0.55 범위로 유지되었고, 최소 엔트로피는 1 s 조건에서 0.982로 측정되어 높은 예측 불가능성을 나타냈다. 비트 오류율은 평균 2.47%로, 산업 신뢰성 기준(8%)을 만족하였다. 본 연구는 전원 인가 조건이 PUF 출력의 통계적 품질에 영향을 미칠 수 있음을 입증하였으며, 향후 보안 회로 설계 시 기초 자료로 활용될 수 있다.