Design of an imprecise multiplier using 0.7V driven FinFET device for ultra-low power AI systems

본 논문은 초저전력 인공지능 시스템을 위한 0.7V 구동 7nm FinFET 소자를 활용한 4:2 근사 압축기 기반 부정확한 곱셈기를 설계하였다. 회로 시뮬레이션 결과, 제안된 곱셈기는 기존의 정확한 4:2 압축기를 사용한 곱셈기에 비해 지연에서 62.4%, 전력 소비에서 60.8%, 전력-지연 곱에서 90.3%의 개선을 보여준다. 제안된 부정확한 곱셈기를 사용해 여러 이미지간의 곱셈을 수행하였으며, 그 결과 제안된 곱셈기는 합리적인 오차와 함께 32.8dB의 Peak signal-to-noise ratio (PSNR) 및 0.9552의 Structural similarity index (SSIM)를 나타내었다. 이러한 값은 회로 및 시스템 수준 성능 간의 합리적인 균형을 고려했을 때 충분히 높은 수치이다. 본 연구는 제안된 곱셈기가 인공지능 이미지 처리와 같은 응용 분야에서 계산 정확도를 유지하며 전력 소모를 줄이는데 효과적임을 확인했다.