Defragmentation-based Efficient Allocation on On-Chip Scratchpad Memory for Lightweighted Microcontrollers

캐시 메모리는 하드웨어에 의해 제어되며 상당한 하드웨어 오버헤드와 전력 소비를 초래한다. 이는 스크래치패드 메모리의 필요성을 불러일으킨다. 특히, 멀티 코어 시스템에서 스크래치패드 메모리를 사용하기 위해 로컬 메모리 저장소 (LMStr) 구조가 제안되었다. 그러나, 로컬 메모리 저장소는 가변 크기 데이터 블록의 사용으로 인해 단편화 문제가 있다. 본 논문에서는 페이징을 적용한 새로운 구조인 &quotPaging LMStr&quot을 제안하고, 이를 gem5에서 시뮬레이션할 수 있는 시스템을 구현결과를 제시하였으며 테스트벤치를 통해 그 성능을 평가하였다. 결과는 제안된 구조가 기존 구조보다 히트 비율을 3.6% 향상시키며, 시스템 틱을 약 10.68% 줄임으로써 전체 성능향상을 보여주었다. 이는 Paging LMStr이 멀티 코어 시스템에서 메모리 관리 효율성을 효과적으로 향상시킬 수 있음을 보여준다.